(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-251454

最終頁に続く


(43)公開日 平成11年(1999)9月17日

(51) Int.Cl. ⁶		識別記号	FΙ				
H01L	21/8238		H01L 2	7/08	321D 321C G 301S		
	27/092						
	29/43		2	9/62			
•	29/78		2	9/78			
			審査請求	未請求	請求項の数2	OL	(全 14 頁)
(21)出願番号		特願平11-236	(71) 出顧人	(71) 出顧人 590000879			
				テキサス	ス インスツル	メンツ	インコーポ
(22)出願日		平成11年(1999)1月4日		レイテッ	ソド		
				アメリカ	カ合衆国テキサン	ス州ダ	ラス,ノース
(31)優先権主張番号		070059	4-0	セントラルエクスプレスウエイ 13500			
(32) 優先日		1997年12月30日	(72)発明者	アミタバ チャッタージー			
(33)優先権主張国		米国 (US)		アメリカ	か合衆国 テキー	サス州:	プ ラノ,サン
				タナ し	ノーン 3545		
			(72)発明者	リチャー	-ド エイ. チ・	ャップ	マン
				アメリカ合衆国 テキサス州ダラス、ブラ			
				イアーコープ ドライブ 7240			
			(74)代理人	弁理士	浅村 皓 (外	43名)	

(54) 【発明の名称】 ゲート長が0.1マイクロメートル以下でかつ極めて浅い接合に対する使い捨てゲート/置換え ゲートを用いたMOSFET

(57)【要約】

【課題】 チヤンネル長が0.1マイクロメートル以下 であるСMOSトランジスタとその製造法を提供する。 【解決手段】 反対導電型の不純物が添加されたエピタ クシャル・シリコン36、38を用いて、CMOSトラ ンジスタの中に埋込み層が作成され、一方、境界が明確 なチヤンネル形状が保持される。盛り上がったソース/ ドレイン54、56設計を用いて、境界が明確なソース **/ドレイン形状を有する浅いソース/ドレイン接合を作** 成することができる。エピタクシャル層36、38の上 に、ゲート52が作成される。ゲート52は、ゲート5 2の下のエピタクシャル層36、38の中にチヤンネル 領域を定める。ゲート52の向かい合う両側のエピタク シャル・シリコン層36、38の上に、層78が作成さ れる。層78は、ゲート52から電気的に分離される。



【特許請求の範囲】

不純物が添加されたシリコン基板と、 【請求項1】 前記基板の上に作成された反対導電型の不純物が添加さ れたエピタクシャル・シリコン層と、

1

前記エピタクシャル層の上に作成され、そしてその下の 前記エピタクシャル層の中にチヤンネル領域を定めてい る、ゲートと、

前記エピタクシャル層の上で前記ゲートの向かい合う両 側に前記ゲートから分離されて作成され、および前記エ ピタクシャル層の下側部分および前記ゲートの1つの側 のシリコン基板と共にソース領域を形成し、および前記 ゲートの反対の側の前記エピタクシャル層の下側部分と 共にドレイン領域を形成し、および前記ソース領域の部 分と前記ドレイン領域の部分とが前記ゲートの向かい合 う両側の前記チヤンネル領域と接触している、層と、 前記ソース領域の一部分および前記ドレイン領域の一部 分と重なりあう前記ゲートの一部分と、を有する、MO Sトランジスタ構造体。

【請求項2】 シリコン基板を用意する段階と、

前記シリコン基板の上に不純物が添加されたエピタクシ 20 ャル・シリコンの第1層を配置する段階と、

前記不純物添加エピタクシャル・シリコン層の上にゲー ト酸化物の層を配置する段階と、

側壁を有する使い捨てゲートを前記ゲート酸化物の上に 作成する段階と、前記ゲート酸化物の上で外方向に延長 された前記使い捨てゲートの上に側壁スペーサを作成す る段階と、

前記エピタクシャル・シリコン層からおよび前記側壁ス ペーサの下から、前記ゲート酸化物を除去する段階と、 前記エピタクシャル・シリコンの前記第1層の上に、エ 30 ピタクシャル・シリコンの盛り上がった第2層を作成す る段階と、

エピタクシャル・シリコンの前記第2層の上および前記 ゲートの上に、層間誘電体を作成する段階と、

前記ゲートの上から前記誘電体を除去する段階と、

凹部を作成するために、前記使い捨てゲートを除去する 段階と、

不純物が添加されたエピタクシャル・シリコンの前記第 1層を露出するために、および前記側壁スペーサをアン ダカットして前記凹部の向かい合っていて横方向に延長 された切り欠き部分を作成するために、前記ゲート酸化 物を除去する段階と、

不純物が添加されたエピタクシャル・シリコンの前記第 1層に取り付けるために、および前記向かい合っていて 横方向に延長された切り欠きの中に延長されるように、 永久的ゲート材料を前記凹部の中に沈着する段階と、を 有する、MOSトランジスタ構造体の製造法。

【発明の詳細な説明】

[0001]

術の改良に関する。さらに詳細に言えば本発明は、改良 された半導体構造体と、半導体構造体やそれらと同等の 構造体を製造するために付随する改良された方法とに関 する。なおさらに詳細に言えば本発明は、0.1マイク ロメートル以下のチヤンネル長と適切に明確である境界 を備えた接合の形状とを有する、СМОSトランジスタ の半導体構造体とそれを製造するために付随する方法と に関する。

[0002]

【発明が解決しようとする課題】チヤンネルおよびソー ス/ドレインの構造体を作成するのにイオン注入を用い る従来のトランジスタ製造の処理工程では、チヤンネル 長が0. 1マイクロメートル以下であるСМОSトラン ジスタの作成をするのに必要である、境界面が要求され るように明確である形状は得られない。

【0003】1つの利用可能な製造法および構造体は、 従来のイオン注入によるチヤンネル作成法である。この 作成法は、Vt(閾値電圧)を制御する作用を行う。こ の処理工程およびその結果得られる構造体の問題点は、 接合の形状があまりにも深くそして接合の境界が十分に は明確ではないことである。イオン注入およびその後に 行われる注入体の焼鈍し段階において、非常に薄い層の 寸法および特性を制御することは実際的ではない。

【0004】デルタ (delta)型に不純物添加されたチャ ンネルによってもまた、0.1マイクロメートル以下の チヤンネル長を有するトランジスタの場合には、不十分 な形状しか得られない。この処理工程および得られる構 造体では、基板の上側表面に、不純物が添加されていな いエピタクシャル層がチヤンネルとして作成される。こ の処理工程が有する問題点は、Vtの制御が本質的に不 純物が添加されていない層の厚さにより支配されること である。チヤンネル長が0.1マイクロメートル以下で ある場合、基板の添加不純物が拡散し、もしエピタクシ ヤル・シリコンの層が厚くないならば、Vtが好ましく ない位に高いという結果が得られるであろう。もしエピ タクシャル・シリコン層が厚いならば、その場合には、 有害な短チヤンネル効果が過度に現れるであろう。

【0005】要請されていることは、0.1マイクロメ ートル以下のチヤンネル長を有するトランジスタの場 合、適切である形状が得られる構造体とそれに付随する 製造法とを得ることである。

【0006】前記の問題点を意識しながら、本発明が開 発された。

[0007]

【課題を解決するための手段】本発明は、CMOSトラ ンジスタの製造に関する。具体的に言えば本発明は、 0. 1マイクロメートル以下のチヤンネル長を有するC MOSトランジスタとそれに付随する製造法に関する。 前記で説明した種々の問題点に対する解決法は、基本的 【発明の属する技術分野】本発明は、半導体処理工程技 50 には、使い捨てゲートCMOSトランジスタ製造処理工

3

程の中でソース/ドレインを作成する前に、不純物が添加されたエピタクシャル・シリコン層を用いることである。これらの層により、Vtを好ましいように制御することができる。

【0008】本発明により、ゲート長が0.1マイクロメートル以下であるデバイスに応用することを意図しながら、使い捨てゲートCMOSトランジスタ構造体とその製造法が開示される。ゲート長が短い場合、トランジスタが良好な特性を有するためには、ソース/ドレインとチャンネルとの境界が明確である形状が必要である。Vccが低い場合および仕事関数がギャップ内にある

(mid-gap work function)ゲート(TiN)の場合、反 対導電型の不純物が表面に添加されたチヤンネル(「埋 込み層」)の埋込みチヤンネルの設計が望ましい。本発 明では、チヤンネルの境界が明確な形状を保持したまま 反対導電型の不純物が添加された表面層を作成するため に、反対導電型の不純物が添加された(基板の導電型と 反対の導電型の不純物が添加された)エピタクシャル・ シリコンが用いられる。ソース/ドレインの境界が明確 な形状を有する浅いソース/ドレイン接合は、盛り上が 20 った(または、高くなった)ソース/ドレインの設計を 用いて作成することができる。1つの問題点は、境界が 明確なソース/ドレイン領域とチヤンネルとを接続する ことである。本発明では、境界が明確なソース/ドレイ ン領域とチャンネルとを接続するのに、3種類の構造体 とそれらに付随する方法とが開示される。これらの3種 類の構造体は、反対導電型の不純物が添加されたエピタ クシャル・シリコンで出発して、(1)ソース/ドレイ ンからのドライブ・イン(drive-in)、(2)デグレー ズ (deglaze)により除去される局所的酸化により定めら れる、チャンネルの中の反対導電型の不純物が添加され たエピタクシャルの中の溝、(3)後で重なり合った領 域となるソース/ドレインを露出するために、パッド酸 化物のアンダカット(undercut)、を行うことにより得 られる。技術(2)および技術(3)により、短チヤン ネル・トランジスタの良好な特性が結果として得られる という付加的な利点が得られる。

【0009】したがって前記の説明により本発明は、不純物が添加されたシリコン基板と、この基板の上に作成された反対導電型の不純物が添加されたエピタクシャル・シリコン層とを有する、トランシスタ構造体を包含している。エピタクシャル層の上に、ゲートが作成される。このゲートは、ゲートの下のエピタクシャル層の中にチャンネル領域を定める。エピタクシャル・シリコン層の上でゲートの向かい合った両側に、不純物が添加された層が作成される。この不純物添加層は、ゲートから絶縁された分離される。エピタクシャル層の下側部分とシリコン基板とを備えた層により、ゲートの向かい合った両側に、ソース領域およびドレイン領域が形成される。ソース領域およびドレイン領域の一部分が、ゲート50

4

の向かい合った両側でチヤンネル領域と接触する。ゲートの一部分が、ソース領域の一部分およびドレイン領域 の一部分と重なり合う。

【0010】さらに本発明は、不純物が添加されたシリ コン基板と、基板の上に作成された反対導電型の不純物 が添加されたエピタクシャル・シリコン層と、その中に 溝が定められているエピタクシャル層とを有する、トラ ンシスタ構造体を包含している。エピタクシャル層の上 の溝の中に、ゲートが作成される。ゲートは、ゲートの 下のエピタクシャル層の中にチャンネル領域を定める。 チヤンネル領域は溝を包含している。エピタクシャル・ シリコン層の上でゲートの向かい合った両側に、不純物 が添加された層が作成される。この不純物添加層は、ゲ ートから絶縁されて分離される。この層は、ゲートの向 かい合った両側にそれぞれ、ソース領域およびドレイン 領域を形成する。ソース領域およびドレイン領域の一部 分が、ゲートの向かい合った両側でチヤンネル領域と接 触する。ゲートの第1部分がソース領域の一部分と重な り、そしてゲートの第2部分がドレイン領域の一部分と 重なる。

【0011】さらに本発明は、不純物が添加されたシリ コン基板と、基板の上に作成された反対導電型の不純物 が添加されたエピタクシャル・シリコン層と、エピタク シャル層の上に配置されたゲートとを有する、トランシ スタ構造体を包含している。ゲートは、ゲートの下のエ ピタクシャル層の中にチヤンネル領域を定める。エピタ クシャル・シリコン層の上でゲートの向かい合った両側 に、不純物が添加された層が作成される。この不純物添 加層は、ゲートから絶縁されて分離される。この層は、 ゲートの向かい合った両側のそれぞれに、ソース領域お よびドレイン領域を形成する。ソース領域およびドレイ ン領域の一部分が、ゲートの向かい合った両側でチヤン ネル領域と接触する。エピタクシャル層とゲート層との 間のエピタクシャル層の上に、パッド酸化物層が作成さ れる。ソース領域およびドレイン領域の一部分の上にも また、パッド酸化物層が作成される。ゲートの第1部分 がパッド酸化物層によりソース領域から分離され、そし てゲートの第2部分がパッド酸化物層によりドレイン領 域から分離される。ゲートの第1部分がソース領域の一 部分と重なり、そしてゲートの第2部分がドレイン領域 の一部分と重なる。

【0012】さらに本発明は、不純物が添加されたシリコン基板と、基板の上に作成された反対導電型の不純物が添加されたエピタクシャル・シリコン層と、エピタクシャル層の上に作成されたゲートとを有する、ゲート構造体を包含している。ゲートは、ゲートの下のエピタクシャル層の中にチヤンネル領域を定める。ゲートの一方側のエピタクシャル層の中および不純物が添加されたシリコン基板の中に、ソース領域が作成される。ゲートのソース領域とは反対側のエピタクシャル層の中および不

純物が添加されたシリコン基板の中に、ドレイン領域が作成される。ソース領域の一部分およびドレイン領域の一部分のおのおのが、ゲートの向かい合った両側でチャンネル領域と接触する。ゲートの第1部分がソース領域の一部分と重なり、そしてゲートの第2部分がドレイン領域の一部分と重なる。

【0013】本発明の主要な目的は、反対導電型の不純物が添加されたエピタクシャル・シリコン層をチャンネルとして有するトランジスタ構造体を得ることであり、それにより境界が明確な形状のチャンネルを作成することができる。

【0014】本発明のさらに別の目的は、反対導電型の不純物が添加されたエピタクシャル・シリコン層をチャンネルとして有し、および盛り上がったソース/ドレイン層を有する、トランジスタ構造体を得ることであり、それにより境界が明確な形状のチャンネルを作成することができる。本発明のこれらおよびその他の目的、特徴および利点は、添付図面を参照しての下記説明により当業者には容易に理解されるであろう。

[0015]

【発明の実施の形態】前記で説明した処理工程段階および構造体は、集積回路を製造する工程の流れを必ずしも完全には示したものではない。この分野で最近用いられている集積回路製造技術と共に、本発明を実施することができる。そして通常用いられている多くの処理工程段階が、本発明を理解するのに必要であることが予想される。当業者には、本発明はまた種々の集積回路処理工程や構造体およびデバイスにも応用できることが理解されるであろう。

【0016】本発明は、反対の導電型 (NMOSに対し 30 てN形、およびPMOSに対してP形)である2重 (du al) 不純物添加エピタクシャル層を基板として有する。 この基板は、矛盾がなくそして制御可能であるVtの調 整を可能にする、反対導電型不純物添加層としての役割 を果たす。本発明のゲート構造体を作成する際に2重不 純物添加エピタクシャル層を用いることにより、ゲート 長が0.1マイクロメートル以下であるデバイスの適切 な形状のソース/ドレインを作成することができる。2 重不純物添加エピタクシャル層とは、NMOSトランジ スタに対して1つの種類の不純物添加エピタクシャル層 40 が存在し、そしてPMOSトランジスタに対して異なる 種類の不純物添加エピタクシャル層が存在する、層であ ることを意味する。反対導電型不純物添加層はまた、ソ ース/ドレイン領域への接続を得るのに役立つ。図1~ 図11Dは、本発明による最終構造体を作成するのに含 まれる主要な段階、およびいくつかのまた別の段階を示 した図である。使い捨てゲート処理工程に関して下記で 説明されるように、非使い捨てゲート処理工程に関して もまた、反対導電型不純物添加エピタクシャル層を用い ることができる。ソース/ドレイン領域への接続のため

6

のいくつかの構造体がまた開示される。

【0017】主要な段階を全体的にまず説明し、次にさ らに詳細な説明を行う。最初の段階は、それぞれの基板 の上にN形エピタクシャル層およびP形エピタクシャル 層を作成する段階である。これらのエピタクシャル層 は、酸化物により作成された分離領域により分離され る。図1~図3を見よ。次に、2重不純物添加エピタク シャル層の上に、使い捨てゲート領域およびソース/ド レイン領域が作成される。ポリシリコンまたは窒化シリ コン (Si3 N4) のいずれかで作成された使い捨てゲ ートを用いることができ、この使い捨てゲート材料の種 類に応じて、処理工程がそれに伴って変化する。図4~ 図6を見よ。次に、使い捨てゲートが除去される。図7 を見よ。そして最終のゲート材料を作成する前に、ソー ス/ドレイン領域への接続が作成される。図8~図11 を見よ。その結果得られるトランジスタ構造体は、ゲー ト長が0.1マイクロメートル以下である場合に要求さ れる明確な境界を備えた好ましい形状を有し、および要 求された動作特性を有し、そして従来の処理工程技術ま たは利用可能な処理工程技術を用いて製造することがで きる。

【0018】トランジスタ構造体を作成するのに使い捨 てゲートを用いて、本発明を説明する。使い捨てゲート により、処理工程において利点が得られる。例えば使い 捨てゲートを用いることにより、永久的ゲートに対して 有害な処理工程パラメータの下で処理が行われることは ない。けれども、使い捨てゲートを用いないトランジス 夕製造工程に対しても、本発明を用いることができる。 【0019】図1~図3は、2重不純物添加エピタクシ ャル層の作成を示した図である。図1は、2重不純物添 加エピタクシャル層が作成された後の構造体の図であ る。N形ウエル領域30は、図示されている酸化物トレ ンチ分離構造体のような既知のまたは利用可能な分離構 造体34により、P形ウエル領域から分離される。これ らのN形ウエル領域およびP形ウエル領域は、既知の処 理工程または利用可能な処理工程のいずれかにより、シ リコン基板35の中に作成される。P形ウエル領域32 の上にN形エピタクシャル・シリコン36の層が作成さ れ、そしてN形ウエル領域30の上にP形エピタクシャ ル・シリコン38の層が作成される。

【0020】2重不純物添加エピタクシャル層36および38の作成は、種々の方法で行うことができる。このような2つの方法がここで説明される。第1の方法は、図2A、図2Bに示されている。この方法はまた、テキサス・インスツルーメンツ社、ケース番号第TI-2326号、_年_月_日受付けの出願中米国特許出願シリアル番号第____号、に開示されている。この出願中特許は、本出願の譲渡人に譲渡されており、そしてその内容は本出願の中に取り込まれている。この第1の方法に従う2重不純物添加エピタクシャル層36および38

\$

を作成する際、N形ウエル領域30およびP形ウエル領域32が作成された後、これら2つの領域の一方が、LPCVD-TEOS酸化物のようなキャップ酸化物40で約150オングストロームの厚さに被覆される。キャップ酸化物40は、分離酸化物34の一部分の上にまで延長される。図2Aに示されているように、N形ウエル領域30はキャップ酸化物40により被覆され、それによりP形ウエル領域32の上にN形不純物添加エピタクシャル層36を作成することができる。キャップ酸化物40は、CVD処理工程またはプラズマで増強されたCVD処理工程のような、既知のまたは利用可能な沈着法により作成される。

【0021】N形不純物添加エピタクシャル・シリコン層36は、分離酸化物34の上またはキャップ酸化物40の上には作成されない。N形不純物添加エピタクシャル成長により作成され、そしてこの作成の期間中に(N形に対して)リンまたはヒ素のような既知の添加不純物がその場でが、N形不純物添加エピタクシャル層36は、約300オングストロームの厚さにまで作成される。次に、HFを用いた湿式化学エッチングにより、キャップ酸化物40がN形ウエル領域30の表面から除去される。次にキャップ酸化物42が、P形ウエル領域32の上のN形不純物添加エピタクシャル層36の上に作成される。キャップ酸化物42は、分離酸化物34の少なくとも一部分の上に延長される。

【0022】次に図2Bに示されているように、P形不純物添加エピタクシャル層38がN形ウエル領域30の上に約300オングストロームの厚さに作成される。P形不純物添加エピタクシャル・シリコン層は選択的エピタクシャル成長により作成され、そしてその作成の期間中に(P形に対して)ホウ素によりその場で不純物添加が行われる。次にキャップ酸化物42が、他の露出された構造体に影響を与えることなくN形不純物添加エピタクシャル層36から除去され、その結果、図1に実質的に示された構造体が作成される。キャップ酸化物は、HFを用いた湿式化学エッチングにより除去される。

【0023】図3A~図3Dは、2重不純物添加エピタクシャル層を作成するまた別の方法を示した図である。この方法では、N形不純物添加エピタクシャル・シリコン層36がP形ウエル領域32とN形ウエル領域30との両方の上に全体的に作成され、そして次にN形ウエル領域30から除去され、それによりN形ウエル領域30の上にP形不純物添加エピタクシャル層38を作成することができる。

【0024】図3Aに示されているように、N形ウエル領域30とP形ウエル領域32との両方の上に、N形不純物添加エピタクシャル層36がまず作成される。N形不純物添加エピタクシャル・シリコン層36は選択的エピタクシャル成長により作成され、そしてこの作成の期

R

間中に(N形に対して)リンまたはヒ素のような既知の 添加不純物がその場で添加される。N形不純物添加エピ タクシャル・シリコン層36は、約300オングストロ ームの厚さにまで作成される。次にすべての表面の上 に、酸化物37の薄い層が約150オングストロームの 厚さに沈着される。次にSi3 N4 の層 3 9 が、約 1 5 0 オングストロームの厚さに沈着される。次に、層 3 9 がパターンに作成されそしてエッチングが行われて、図 3Bに示されているように窒化物が除去される。N形不 純物添加エピタクシャル・シリコン層 3 6 の全体が酸化 され、それにより図3Cに示されているように、N形ウ エル領域30の上側表面に達するまで、N形ウエル領域 30の上のN形不純物添加層36を完全に消費する。次 に、酸化物層41が例えばHFでエッチングすることに より除去され、この除去は、作成された酸化物層41を 下のN形ウエル領域30に達するまで行われる。したが ってN形ウエル領域30の上には、N形不純物添加エピ タクシャル層36は残らない。図3Dを見よ。次にN形 ウエル領域30の上に、P形不純物添加エピタクシャル ・シリコンの層38が成長される。次に酸化物の層が約 150オングストロームの厚さ(図示されていない)に まで作成される。不純物添加エピタクシャル・シリコン 層36および38の上の酸化物層の上側表面に達するま で、窒化物が例えばH3 PO4 を用いることにより層3 6からエッチングにより除去される。次に図3Eに示さ れているように、不純物添加エピタクシャル・シリコン 層36および38の上側表面から酸化物層が除去され る。

【0025】このトレンチ分離構造体の場合には、分離 構造体34が作成された後、2重不純物添加エピタクシ ャル層36および38が作成される。その理由は、典型 的な場合には、分離構造体を作成するのに高い温度の段 階を必要とし、そのためにN形不純物添加エピタクシャ ル層36およびP形不純物添加エピタクシャル層38か ら添加不純物の好ましくない拡散が起こるからである。 【0026】次に、図4の使い捨てゲート構造体50が 作成される。図4の使い捨てゲート52は、窒化物また はポリシリコンのいずれかであることができる。図5A ~図5Cは窒化物のゲートの作成を示した図面であり、 そして図6A~図6Dはポリシリコンのゲートの作成を 示した図面である。図4に示されているように、不純物 添加されたエピタクシャル・シリコン層36および38 の上に、盛り上がったソース/ドレイン層54、56が 作成される。N形不純物添加エピタクシャル・シリコン 層36の上に、厚さが約300オングストロームの盛り 上がったN+形ソース/ドレイン層54が作成される。 N形不純物添加エピタクシャル・シリコン層36は、P 形ウエル領域32の上に作成される。N+形ソース/ド レイン層54は、不純物が添加されていないシリコンの 選択的エピタクシャル成長により作成される。次に、不 純物が添加されていないシリコン層に対し、当業者には 既知であるまたは利用可能であるパターン作成およびイ オン注入により適切に不純物添加が行われる。

【0027】P形不純物添加エピタクシャル・シリコン層38の上に、厚さが約300オングストロームの盛り上がったP+形ソース/ドレイン層56が作成される。P形不純物添加エピタクシャル・シリコン層38は、N形ウエル領域30の上に作成される。P+形ソース/ドレイン層56は、不純物が添加されていないシリコンの選択的エピタクシャル成長により作成される。次に、不純物が添加されていないシリコン層に対し、当業者には既知であるまたは利用可能であるパターン作成およびイオン注入により適切に不純物添加が行われる。

【0028】ポリシリコンまたは窒化物のゲート52は、パッド酸化物58の層の上に約50オングストロームの厚さに作成される。ポリシリコンの使い捨てゲート52に関して、ゲート52をまわりの材料から分離するために、酸化物または窒化物の側壁60が作成される。隣接するゲートを絶縁する酸化物が事前のゲート・デグレーズ処理工程から保護されるように、窒化物の側壁60が用いられることが好ましい。事前のゲート・デグレーズ処理工程は酸化物をHFでエッチングして、ゲート酸化物の成長の前に、下にあるSiを露出する工程である。窒化物の使い捨てゲートに関して、酸化物の側壁が作成される。

【0029】盛り上がったソース/ドレイン層54およ び56の作成を含むゲート構造体50の作成は、既知の または利用可能な処理工程で実行することができる。図 5 A ~ 図 5 C は、窒化シリコン (S i 3 N4、下記では) 「窒化物」と呼ばれる)の使い捨てゲート構造体を作成 する好ましい方法を示した図である。ゲート構造体の作 成は、P形ウエル領域32の上のゲート構造体に関して だけ説明される。N形ウエル領域30の上のゲート構造 体の作成は実質的に同じであり、そして分離して説明す る必要はないであろう。エピタクシャル・シリコン層3 6の上に、パッド酸化物層 5 8 および窒化物層 6 2 が作 成される。パッド酸化物層58の厚さは約50オングス トロームであり、そして使い捨てゲート材料層62の厚 さは約2000オングストロームである。次に、2個の 層58および62がパターンに作成され、そしてN形エ 40 ピタクシャル層36の上側表面で停止するようにプラズ マ・エッチングが(好ましくは異方的に)行われる。こ の段階により、エピタクシャル・シリコン層36の上の パッド酸化物層58と、パッド酸化物層58の上の窒化 物ゲート材料層62との、ゲート積層構造体64が作成 される。次に、例えば側壁材料層(酸化物)のブランケ ット (blanket)を沈着しそしてプラズマ・ブランケット ・エッチング・バックをできれば異方的に行うことによ り、SiO2のような酸化物側壁スペーサ構造体66が 作成される。このエッチング・バック段階は、N形不純

10

物添加エピタクシャル層 36の上で停止する。プラナ・フィールド・エッチング・バックにより、使い捨て窒化物ゲート構造体 64の上に側壁スペーサ 66が作成される。図 5 B を見よ。酸化物側壁スペーサ 66は盛り上がったソース/ドレイン層 68を一定の間隔距離だけ離すのに必要である。そうでないと、後の段階で用いられる高温リン・エッチング剤が盛り上がったソース/ドレイン層 68に対してエッチングを行うであろう。次に、N+形の盛り上がったソース/ドレイン領域 68が、層 54に関して前記で説明されたようにして作成される。図 5 C を見よ。

【0030】図6A~図6Dは、ポリシリコンの使い捨 てゲート構造体の作成を説明した図である。このゲート 構造体の作成は、P形ウエル領域の上のゲート構造体に ついてだけ示されている。N形ウエル領域の上のゲート 構造体についても実質的に同様であり、したがって分離 して説明する必要はない。N形不純物が添加されたエピ タクシャル・シリコン36の上に、パッド酸化物層70 および使い捨てゲート材料層72(ポリシリコン)が作 成される。パッド酸化物層70の厚さは約70オングス トロームであり、そして使い捨てゲート材料層の厚さは 約2000オングストロームである。次に、ポリシリコ ン層72がパターンに作成され、そしてパッド酸化物層 70の上側表面で停止するプラズマ・エッチングが(好 ましくは異方的に)行われる。図6Aを見よ。次に図6 Bに示されているように、酸化物または窒化物の側壁ス ペーサ構造体74が作成される。窒化物スペーサ74 は、例えば側壁スペーサ材料層のプランケットを沈着し そしてできれば異方的にプラズマ・ブランケット・エッ チング・バックを行うことにより、作成されることが好 ましい。このエッチング・バック段階は、パッド酸化物 層70の上で停止する。プラナ・フィールド・エッチン グ・バックにより、使い捨てポリシリコン・ゲート側壁 の上に側壁スペーサ74が作成される。次に、既知のま たは利用可能なデグレーズ処理工程が実行されて、N形 不純物添加エピタクシャル・シリコン層36の上および スペーサ74の下のパッド酸化物が除去されるが、しか しポリシリコン・ゲート材料72の下のパッド酸化物は 実質的に除去されない。したがって、側壁スペーサ74 の下に、切り欠き (notch) 7 6 が作成される。図 6 C を 見よ。酸化物デグレーズ処理工程は、N形不純物添加工 ビタクシャル・シリコン層36をエッチングすることは ない。デグレーズ処理工程は、処理工程の期間中の酸化 物のエッチング速度の知識に基づいた、時間を限ったエ ッチングである。したがって作成される切り欠きの深さ は、要求されるように調整可能である。次に、層54に 関して前記で説明したように、N+形の(もしN形ウエ ル領域の上ならばP+形の)盛り上がったソース/ドレ イン層78が作成される。図6Dを見よ。このソース/ ドレイン作成の期間中に、ポリシリコン72の上側表面

12

の上に、厚さが約300オングストロームのシリコンの層73が作成される。この層はソース/ドレイン作成の際の副産物であり、この処理工程に悪い影響を与えることはなく、そしてこの層は除去されない。N+形の盛り上がったソース/ドレイン層の足指(toe)に似た部分80が、デグレーズ処理工程によりスペーサ74の下に作成された切り欠き76の中に延長されるであろう。足指部分80は、多分、側壁74に接触するであろう。

【0031】次に、図4のゲートおよびソース/ドレイ ン構造体50は、そして前記の図5および図6で説明さ れた処理工程により作成される時、図7Aに示されてい るように平坦化される。まず、LPCVD-TEOSの ような酸化物層82が沈着されて、(側壁スペーサ74 の下の切り欠き76、および側壁スペーサと盛り上がっ たソース/ドレイン層78との間の空間、のような)す べての空洞が充填される。典型的な場合には、酸化物層 82は約2000オングストロームの厚さにまで沈着さ れる。その後、例えば既知のまたは利用可能な化学的機 械的研磨段階により、その形状が平坦化される。この平 坦化は、使い捨てゲート材料層 72 (図示されていな い) の上側表面で停止する。次に、既知のまたは利用可 能な湿式エッチングまたはプラズマ・エッチングによ り、使い捨てゲート層72が除去される。このゲート材 料が除去されることにより、トレンチ84が作成され る。ポリシリコンの使い捨てゲート材料層72を除去す る処理工程の1つの例は、塩素を含むエッチング処理工 程(トリメチル水酸化アンモニウム+(CH3)3NC $H_2 C H_2 O H \cdot O H -$)を用いることである。

【0032】使い捨てゲート72がポリシリコンである場合、平坦化と使い捨てゲートの除去とが行われた後に得られる構造体が図7Aに示されている。側壁スペーサ74が残って露出し、そしてポリシリコン・ゲート材料層72の下にあったパッド酸化物も露出する。パッド酸化物70はトレンチ84の底部壁を形成し、そして側壁スペーサ74はトレンチ84の側壁を形成する。

【0033】使い捨てゲートが図5の62のように窒化物である場合、平坦化と使い捨てゲート62の除去とが行われた後に得られる構造体が図7Bに示されている。窒化物ゲート材料層62の除去により定められるトレンチ88の側壁の上に、窒化物側壁スペーサ86が作成される。トレンチ88の側壁が酸化物であるために、窒化物側壁スペーサ86は必要である。窒化物側壁スペーサ86は、一世86は、後で行われるパッド酸化物デグレーズ処理工程に対して露出される。窒化物側壁スペーサ86は、例えば窒化物層の整合した沈着と異方的エッチング・バックとによる、既知のまたは利用可能な処理工程により作成される。

【0034】N+形ソース/ドレイン領域36に永久的 ゲート材料を接続するのに用いられる構造体およびそれ に付随する処理工程が、前記で説明されそして図7Aに 示されたP形ウエルの上のポリシリコン使い捨てゲート 構造体に関して説明される。図8~図11Dは、この材料を示した図である。P+形ソース/ドレイン領域に永久的ゲート材料を接続するのに用いられる構造体およびそれに付随する処理工程、または窒化物の使い捨てゲート構造体に対する構造体およびそれに付随する処理工程は、実質的に同じであり、したがって分離して説明することはしない。

【0035】図8A~図8Cは、ゲート酸化物および置換えゲートまたは永久的ゲートを作成する第1方法および付随する構造体を示した図である。図8Aは、パッド酸化物デグレーズ処理工程の後の図7Aの構造体の図である。ここでは、パッド酸化物70は完全に除去されている。側壁スペーサの内側端部がデグレーズ処理工程においていくらかアンダカットされ、それにより横方向に広がった切り欠き90が作成される。パッド酸化物デグレーズ段階は、ゲート酸化物の成長の前の表面作成として実行される。

【0036】パッド酸化物デグレーズ段階の後、ゲート 酸化物91の成長が行われ、そして永久的ゲート材料9 2 が既知のまたは利用可能な方式で沈着されそしてパタ ーンに作成されそしてエッチングが行われて、使い捨て ポリシリコン・ゲート層材料72を除去することにより 定められたトレンチ84を充填するプラグが作成され る。図8Bを見よ。永久的ゲート材料92は、ポリシリ コン、金属、またはTiN/Wまたはポリシリコン/T iN/Wのような多数の材料の積層体であることができ る。永久的ゲート材料92は、最初は、厚さが約100 0オングストローム~2000オングストロームを有す る層に作成される。次にこの永久的ゲート材料92に対 して、フォトレジストでもってパターンに作成され、そ してプラズマでエッチングが行われることにより、永久 的ゲート構造体が作成される。このプラズマ・エッチン グは、異方的に行われることが好ましい。永久的ゲート 材料92はトレンチ84を完全に充填し、そして側壁ス ペーサ74およびパッド酸化物70と接触に、そしてス ペーサの内側端部の下に作成された横方向の切り欠き9 0を充填する。横方向の切り欠き90を充填することに より、ゲート材料はスペーサ74の下の途中にまで延長 され、したがって、N+形ソース/ドレイン層にさらに 接近する。既知のまたは利用可能なダマシーン(Damasc ene)処理工程を用いてまた、永久的ゲート構造体を作成 することができる。この段階におけるゲートの底部の線 路幅は溝とほぼ同じである、または溝よりも大きな幅を 有し、そして切り欠き90を有する。この線路幅の寸法 は、0. 1マイクロメートルないし数マイクロメートル であることができる。

【0037】永久的ゲート構造体94がトレンチの中に 作成された後、ドライブ・イン段階を実行することによ り、要求されたトランジスタ接合96および98が作成

る。

される。許容できるドライブ・イン段階は、N2ガス雰 囲気中で1000℃で25秒間実行される焼鈍しを有す る。盛り上がったソース/ドレイン層78により、N形 不純物が添加されたエピタクシャル層 3 6 および P 形ウ エル32の中に添加不純物が拡散することが得られる。 図8Cの左側のソース領域の間の接合96は、パッド酸 化物70の下の位置およびゲート92の下の位置まで広 がり、そしてソース領域96とゲート92との間に重な り部分100が形成される。同様に、図8Cの右側のド レイン接合の拡散領域の形状98は、パッド酸化物70 の下の位置およびゲート92の下の位置まで広がり、そ してゲート92とドレインとの間に重なり部分102が 形成される。ドライブ・イン段階により作成された接合 96、98の境界は必ずしも極めて明確なものではな い。N形不純物が添加されたエピタクシャル・シリコン 層36は、Vt調整特性を改良するように設計され、そ してソース/ドレイン抵抗の抵抗値を小さくするのに役 立つ。このことにより、要求された動作特性を得るのに 必要なドライブ・インの範囲を最小にすることができ る。

【0038】図9Aおよび図9Bは、永久的ゲート材料をN+形ソース/ドレイン領域に接続する第2構造体および付随する処理工程を示した図である。基本的には、トレンチ84の底部に溝104が作成され、それにより水平方向の界面と垂直方向の界面との組み合わせによりゲートをソース/ドレインに横方向に接続することが可能になる。再び図7Aから出発して、トレンチ84の底部のパッド酸化物70が、既知のまたは利用可能な湿式エッチング工程または乾式エッチング工程を用いて除去される。トレンチ84の底部において犠牲酸化物106の成長が行われる。犠牲酸化物106の成長の際、N形不純物添加エピタクシャル・シリコン36の一部分が消費される。図9Aを見よ。犠牲酸化物106の成長が行われる処理工程は、乾燥O2雰囲気ガスの中で約850℃で熱酸化する段階を有する。

【0039】図9Bに示されているように、例えば酸化物デグレーズ処理工程のような既知のまたは利用可能な湿式エッチング処理工程または乾式エッチング処理工程を用いて、犠牲酸化物106が除去される。犠牲酸化物106を除去することにより、トレンチ84の底部に (N形不純物添加エピタクシャル層36の中に)溝104が作成される。溝104は、事実上垂直に配向した側壁108と事実上に水平に配向した底部表面110とを有する。犠牲酸化物を除去することによりまた、スペーサ74の下で横方向に延長された切り欠き112が作成される。犠牲酸化物106の除去により作成された溝104の下でまたはそれを越えて広がることができる。ゲート酸化物層114が溝104の中に20オングストローム~200オングストロームの厚さにまで成長され 50

【0040】ゲート酸化物114が成長された後、例え ば図8に関して前記で説明された材料のような永久的ゲ ート材料116で、トレンチ84および溝104が充填 される。ゲート材料116はゲート酸化物114の上に 配置され、そして溝104の垂直方向に配向した側壁1 08を被覆し、そして切り欠き112を完全に充填す る。次に、図8A~図8Cに関して前記で説明したよう に、永久的ゲート材料116がパターンに作成され、そ してエッチングが行われる。またはそれとは異なって、 ダマシーン平坦化処理工程を用いて、前記で示された頂 部がT型のゲート構造体を有しない同様に充填された溝 を得ることができる。永久的ゲート116は、実質的に 垂直な界面108を通して(ゲート酸化物114を通し ておよび溝104の側壁108を通して)、そしてN形 不純物が添加されたエピタクシャル・シリコン層36か ら向かい合った盛り上がったN+形ソース/ドレイン領 域78まで、N形不純物が添加されたエピタクシャル・ シリコン層36と接する。ドライブ・インは必要ではな い。溝104の実質的に垂直な側壁108を通して向か い合った盛り上がったN+形ソース/ドレイン領域78 に接続することにより、実効的にゼロ接合深さの設計が 得られ、したがって、例えばゲート長が小さくなると共 に閾値電圧が減少する、ゲート長が小さくなると共に出 力抵抗値が減少する、およびゲート長が小さくなると共 にサブ・スレスショールド・スイング (sub-threshold swing)の劣化といった、短チヤンネル効果が改善され る。

14

【0041】(酸化および酸化物エッチングによる)部分的除去の後に残るN形エピタクシャル・シリコン36が、V t 調整のために設計される。溝104は、チヤンネル118と向かい合うソース/ドレイン領域78との間に重なりを得る役割を果たす。したがって、N形エピタクシャル・シリコン36の中の単位面積当たりのN形添加不純物の総数は、前記の図8A~図8Cに関して説明した方法よりも多い。この方法は、N形不純物が添加されたエピタクシャル・シリコン36をソース/ドレイン延長体として用いる。したがってこの方法では、必要な境界の明確な形状が得られる。溝104を作成するのに用いられる余分の酸化段階が原因となって、N+形ソース/ドレイン層36からの添加不純物の付加的拡散が生ずることがある。

【0042】図10Aおよび図10Bは、永久的ゲート 材料をN+形ソース/ドレイン領域に接続する第3の構造体および付随する処理工程を示した図である。再び図7Aから出発して、デグレーズ段階が実行されてパッド酸化物70および一部分の充填酸化物82が除去され、それにより図10Aに示されているように、トレンチ84の底部のN形不純物添加エピタクシャル層36の上側表面が露出され、および側壁スペーサ74の下に切り欠

き120が作成され、そして向かい合い盛り上がったN+形ソース/ドレイン層78のおのおのの一部分122が露出される。

【0043】露出されたN形不純物添加エピタクシャル ・シリコン層36の上側表面の上および向かい合い盛り 上がったソース/ドレイン層78の傾斜した側壁の露出 した部分122の上に、ゲート酸化物層122が作成さ れる。ゲート酸化物層124の厚さは約20オングスト ローム~100オングストロームであり、そしてゲート 酸化物層124は、後で沈着されるゲート材料126を 向かい合ったソース/ドレイン層78から分離する役割 を果たす。次に、トレンチ84の中に永久的ゲート材料 126が沈着される。永久的ゲート材料126は、側壁 スペーサ74の下に作成された切り欠き120を含めて トレンチ84を完全に充填する。次に図10Bに示され ているように、永久的ゲート材料126が前記で説明さ れたようにパターンに作成されそしてエッチングが行わ れて、ゲート生成体128が得られる。永久的ゲート材 料126は、向かい合う盛り上がったソース/ドレイン 層78の傾斜し事実上垂直な部分122の上に成長され 20 たゲート酸化物124と接触する。したがってこの構造 体は、ゲート126とドレインとの間に重なりを構成す る。この技術はN形不純物添加エピタクシャル・シリコ ン層36を必要としないが、しかしN形不純物添加エピ タクシャル・シリコン層36はソース/ドレインの抵抗 値を小さくするのに役立つ。前記で説明した短チヤンネ ル効果はまた、この方法と構造体とにより改善される。

【0044】前記の実施例は盛り上がったソース/ドレ イン層78を用いた実施例であったが、しかし盛り上が ったソース/ドレイン層78は必要であるわけではな い。図11A~図11Dは、永久的ゲート材料130を N+形ソース/ドレイン領域132、134に接続する 処理工程の1つの実施例を示した図である。この実施例 では、ソース/ドレイン領域は盛り上がっていなく、そ して処理工程は図10Aおよび図10Bで説明した処理 工程と同様である。図11Aには、窒化物側壁スペーサ 構造体138と共に作成された使い捨てポリシリコン・ ゲート構造体136が示されている。これらはすべて は、パッド酸化物140の層の上に作成される。パッド 酸化物層140は、N形不純物が添加されたエピタクシ ャル・シリコン142の層の上に配置される。N形不純 物が添加されたエピタクシャル・シリコン層142は、 P形ウエル144の上に配置される。ソース/ドレイン 領域132、134は注入段階により作成され、そして N+形領域が形成される。向かい合ったソース/ドレイ ン132、134とチヤンネル146との接合は、向か い合った側壁スペーサ138の下に全体的に作成され る。

【0045】図11Bは、充填酸化物148が取り付けられ、そして例えば化学的機械的研磨段階により平坦化

16

が行われた後の、使い捨てポリシリコン・ゲート構造体を示した図である。次に使い捨てポリシリコン・ゲート材料136が、湿式エッチングまたはプラズマ・エッチングを用いて除去される。使い捨てポリシリコン材料のこの除去により、トレンチ150が作成される。トレンチ150の側壁は窒化物側壁スペーサ138で作成され、そしてトレンチ150の底部はパッド酸化物層140の上側表面により作成される。

【0046】次にデグレーズ段階において、パッド酸化 物層140がN形不純物添加エピタクシャル・シリコン 層142の表面に達するまで除去され、そしてまた側壁 スペーサ138の一部分の下からも除去されて、側壁ス ペーサ138の下に切り欠き152が作成される。この 切り欠きは、トレンチ150の一方側においてソース1 32とチヤンネル146との間に作成された接合にわた って広がり、およびトレンチ150の他方側においてド レイン134とチヤンネル146との間に作成された接 合にわたって広がっている。これらの接合は、N形不純 物添加エピタクシャル・シリコン層142の上側表面に まで広がっている。図11Cを見よ。次に、N+形ソー ス領域132の部分154およびN+形ドレイン領域1 34の部分156が露出される。次に、厚さが約20オ ングストローム~100オングストロームのゲート酸化 物層158が、N形不純物添加エピタクシャル・シリコ ン層142の露出された表面の上に作成される。

【0047】図11Dに示されているように、例えば前記で説明された永久的ゲートに対して用いられた材料のような永久的ゲート材料160が沈着されて、切り欠き152を含むトレンチ150が充填される。永久的ゲート材料160が、露出された向かい合ったソース部分154およびドレイン部分156の上と共に、それらの間に配置されているゲート酸化物158の上に広がっている。それぞれの接合を通るチヤンネル146の両端の上でデグレーズ段階の期間中に露出されるN形不純物添加工ピタクシャル・シリコン層142の長さは、ゲート材料160とソース領域132との間に生ずる重なり154と、ゲート材料160とドレイン領域134との間に生ずる重なり156との合計である。

【0048】この設計の利点は、処理工程のコストが安く、そして非常に効率的であることである。NMOSトランジスタの製造において使い捨て(置き換え)ゲートを用いることは、「置き換えゲート処理工程により製造されたゲート長が100nm Gate Length Metal Gate NMOSトランジスタ(Sub-100nm Gate Length Metal Gate NMOS Transistors Fabricated by a Replacement Gate Process)」、IEDM97-821、0-7803-4100-7/97cIEEE、に開示されている。この文献の内容は本発明の中に取り込まれており、そして本発明の一部分として付録「A」として添付されている。

【0049】本発明が例示された実施例を参照して説明

されたが、この説明は本発明の範囲がこれらの実施例に限定されることを意味するものではない。前記説明に基づけば当業者には、例示された実施例を種々に変更した実施例および種々に組み合わせた実施例およびその他の実施例の可能であることが分かるであろう。したがって、本発明はこのような変更実施例および他の実施例をすべてその範囲内に包含するものと理解しなければならない。

【0050】以上の説明に関して更に以下の項を開示する。

(1)不純物が添加されたシリコン基板と、前記基板 の上に作成された反対導電型の不純物が添加されたエピ タクシャル・シリコン層と、前記エピタクシャル層の上 に作成され、そしてその下の前記エピタクシャル層の中 にチヤンネル領域を定めている、ゲートと、前記エピタ クシャル層の上で前記ゲートの向かい合う両側の前記ゲ ートから分離されて作成され、および前記エピタクシャ ル層の下側部分および前記ゲートの1つの側のシリコン 基板と共にソース領域を形成し、および前記ゲートの反 対の側の前記エピタクシャル層の下側部分と共にドレイ ン領域を形成し、および前記ソース領域の部分と前記ド レイン領域の部分とが前記ゲートの向かい合う両側の前 記チヤンネル領域と接触している、層と、前記ソース領 域の一部分および前記ドレイン領域の一部分と重なりあ う前記ゲートの一部分と、を有する、MOSトランジス タ構造体。

【0051】(2) 第1項記載のトランジスタ構造体において、前記ゲートの両側に作成された側壁スペーサ構造体のおのおのの下に作成された側壁スペーサ構造体のおのおのの下に作成され横方向に延長された切り欠きと、前記切り欠きの中に延長されおよび前記切り欠きを充填する部分を有するアートと、前記ゲートと前記エピタクシャル・シリアをの間に同じ広がりを有して配置されたゲート酸化物の層と、を有し、および前記ゲートの前記部分の1つに重なり合う前記切り欠きの中に延長されおよび前記切り欠きを充填し、および前記ゲートの前記部分の他の部分が前記ドレイン領域に重なり合う前記切り欠きの中に延長されおよび前記切り欠きを充填する、前記トランジスタ構造体。

【0052】(3) 第2項記載のトランジスタ構造体 40 において、前記ゲートが前記側壁スペーサ構造体を通して横方向の外側に延長された上側部分を定める、前記トランジスタ構造体。

【0053】(4) シリコン基板を用意する段階と、前記シリコン基板の上に不純物が添加されたエピタクシャル・シリコンの第1層を配置する段階と、前記不純物添加エピタクシャル・シリコン層の上にゲート酸化物の層を配置する段階と、側壁を有する使い捨てゲートを前記ゲート酸化物の上に作成する段階と、前記ゲート酸化物の上で外方向に延長された前記使い捨てゲートの上に 50

18

側壁スペーサを作成する段階と、前記エピタクシャル・ シリコン層からおよび前記側壁スペーサの下から、前記 ゲート酸化物を除去する段階と、前記エピタクシャル・ シリコンの前記第1層の上に、エピタクシャル・シリコ ンの盛り上がった第2層を作成する段階と、エピタクシ ャル・シリコンの前記第2層の上および前記ゲートの上 に、層間誘電体を作成する段階と、前記ゲートの上から 前記誘電体を除去する段階と、凹部を作成するために、 前記使い捨てゲートを除去する段階と、不純物が添加さ れたエピタクシャル・シリコンの前記第1層を露出する ために、および前記側壁スペーサをアンダカットして前 記凹部の向かい合っていて横方向に延長された切り欠き 部分を作成するために、前記ゲート酸化物を除去する段 階と、不純物が添加されたエピタクシャル・シリコンの 前記第1層に取り付けるために、および前記向かい合っ ていて横方向に延長された切り欠きの中に延長されるよ うに、永久的ゲート材料を前記凹部の中に沈着する段階 と、を有する、MOSトランジスタ構造体の製造法。

不純物が添加されたシリコン基板 [0054](5)と、前記基板の上に作成されおよびその中に溝が定めら れる、反対導電型の不純物が添加されたエピタクシャル ・シリコン層と、前記溝の上の前記エピタクシャル層の 上に作成され、およびその下の前記エピタクシャル層の 中に前記溝を包含するチャンネル領域を定める、ゲート と、前記ゲートの向かい合う両側の前記エピタクシャル 層の上に前記ゲートから分離されて作成され、および前 記ゲートの向かい合う両側のおのおのにソース領域およ びドレイン領域を形成し、前記ソース領域の部分と前記 ドレイン領域の部分とが前記ゲートの向かい合う両側に おいて前記チヤンネル領域と接触している、層と、前記 ソース領域の一部分および前記ドレイン領域の一部分と 重なりあう前記ゲートの一部分と、を有する、MOSト ランジスタ構造体。

【0055】(6) 第5項記載のトランジスタ構造体において、前記ゲートの両側に作成された側壁スペーサ構造体と、前記スペーサ構造体のおのおのの下に作成され横方向に延長された切り欠きと、前記切り欠きの中に延長されおよび前記切り欠きを充填する部分を有するゲートと、前記ゲートと前記エピタクシャル・シリコン層との間に同じ広がりを有して配置されたゲート酸化物の層と、をされに有し、および前記ゲートの前記部分の1つの部分が一方の前記切り欠きの中に延長されおよび一方の前記切り欠きを充填し、および前記ゲートの前記部分の他の部分が他方の前記切り欠きの中に延長されおよび他方の前記切り欠きを充填する、前記トランジスタ構造体。

【0056】(7) シリコン基板を用意する段階と、 前記シリコン基板の上に不純物が添加されたエピタクシャル・シリコンの第1層を配置する段階と、前記不純物 添加エピタクシャル・シリコン層の上にゲート酸化物の

20 れ横方向に延長された切り欠きと、前記切り欠きの中に

れ個万向に延長された切り入さと、前記切り入されて 延長されおよび前記切り欠きを充填する部分を有するゲートと、を有する、前記トランジスタ構造体。

【0059】(10) シリコン基板を用意する段階 と、前記シリコン基板の上に不純物が添加されたエピタ クシャル・シリコンの第1層を配置する段階と、前記不 純物添加エピタクシャル・シリコン層の上にパッド酸化 物の層を配置する段階と、前記パッド酸化物の上に側壁 を有する使い捨てゲートを作成する段階と、前記ゲート 酸化物の上で外方向に延長された前記使い捨てゲートの 上に側壁スペーサを作成する段階と、前記第1エピタク シャル・シリコン層からおよび前記側壁スペーサの下か ら、前記パッド酸化物を除去する段階と、前記エピタク シャル・シリコンの前記第1層の上にエピタクシャル・ シリコンの盛り上がった第2層を作成する段階と、エピ タクシャル・シリコンの前記第2層の上および前記ゲー トの上に層間誘電体を作成する段階と、前記ゲートの上 から前記誘電体を除去する段階と、凹部を作成するため に、前記使い捨てゲートを除去する段階と、前記第1エ ピタクシャル・シリコン基板を露出するためにおよびエ ピタクシャル・シリコンの前記第2層の部分を露出する ために、前記パッド酸化物を除去する段階と、前記第1 エピタクシャル・シリコン基板層の上およびエピタクシ ャル・シリコンの前記第2層の露出された部分の上に、 ゲート酸化物を作成する段階と、前記第1エピタクシャ ル・シリコン基板層およびエピタクシャル・シリコンの 前記第2層に取り付けるために、前記凹部の中に永久的 ゲート材料を沈着する段階と、を有する、MOSトラン ジスタ構造体の製造法。

【0060】(11) 反対導電型の不純物が添加され た (基板の導電型と反対型の不純物が添加された) エピ タクシャル・シリコン36、38を用いて、CMOSト ランジスタの中に埋込み層が作成され、一方、境界が明 確なチャンネル形状が保持される。盛り上がった(すな わち、高くなった)ソース/ドレイン54、56設計を 用いて、境界が明確なソース/ドレイン形状を有する浅 いソース/ドレイン接合を作成することができる。本発 明は、不純物が添加された基板35と、基板35の上に 作成された反対導電型の不純物が添加されたエピタクシ ャル・シリコン層36、38と、を有するトランジスタ 構造体を包含している。エピタクシャル層36、38の 上に、ゲート52が作成される。ゲート52は、ゲート 52の下のエピタクシャル層36、38の中にチヤンネ ル領域を定める。ゲート52の向かい合う両側のエピタ クシャル・シリコン層36、38の上に、層78が作成 される。層78は、ゲート52から電気的に分離され る。

【図面の簡単な説明】

【図1】本発明による2重不純物添加エピタクシャル・50 シリコン層 (N形不純物添加エピタクシャル・シリコン

層を配置する段階と、前記ゲート酸化物の上に側壁を有 する使い捨てゲートを作成する段階と、前記ゲート酸化 物の上で外方向に延長された前記使い捨てゲートの上に 側壁スペーサを作成する段階と、前記エピタクシャル・ シリコン層からおよび前記側壁スペーサの下から、前記 ゲート酸化物を除去する段階と、エピタクシャル・シリ コンの前記第1層の上にエピタクシャル・シリコンの盛 り上がった第2層を作成する段階と、エピタクシャル・ シリコンの前記第2層の上および前記ゲートの上に層間 誘電体を作成する段階と、前記ゲートの上から前記誘電 体を除去する段階と、凹部を作成するために、前記使い 捨てゲートを除去する段階と、前記第1エピタクシャル ・シリコン基板を露出するために、前記パッド酸化物を 除去する段階と、前記第1エピタクシャル・シリコン基 板層と共に前記第1エピタクシャル・シリコン基板層の 中の下方に延長された、酸化物を作成する段階と、前記 第1エピタクシャル・シリコン基板層の中に溝を定める ために、および前記側壁スペーサをアンダカットして前 記凹部の向かい合って横方向に延長された切り欠き部分 を作成するために、前記酸化物を除去する段階と、前記 露出された第1エピタクシャル・シリコン基板層の中 に、ゲート酸化物を作成する段階と、前記第1エピタク シャル・シリコン基板層の中の溝に取り付けるために、 および前記向かい合って横方向に延長された切り欠きの 中に延長されるように、永久的ゲート材料を沈着する段 階と、を有する、MOSトランジスタ構造体の製造法。

【0057】(8) 不純物が添加されたシリコン基板 と、前記基板の上に作成された反対導電型の不純物が添 加されたエピタクシャル・シリコン層と、前記エピタク シャル層の上に作成され、およびその下の前記エピタク シャル層の中にチャンネル領域を定める、ゲートと、前 記ゲートの向かい合う両側の前記エピタクシャル層の上 に前記ゲートから絶縁されて作成され、および前記ゲー トの向かい合う両側のおのおのにソース領域およびドレ イン領域を形成し、および前記ソース領域の部分と前記 ドレイン領域の部分とが前記ゲートの向かい合う両側に おいて前記チヤンネル領域と接触している、層と、前記 エピタクシャル層と前記ゲート層との間の前記エピタク シャル層の上に作成され、およびまた前記ソース領域の 一部分と前記ドレイン領域の一部分との上に作成され た、ゲート酸化物層と、前記パッド酸化物層により前記 ソース領域から分離された前記ゲートの第1部分と、前 記ゲート酸化物層により前記ドレイン領域から分離され た前記ゲートの第2部分と、を有し、および前記ゲート の前記第1部分が前記ソース領域の一部分と重なり、お よび前記ゲートの前記第2部分が前記ドレイン領域の一 部分と重なる、MOSトランジスタ構造体。

【0058】(9) 第8項記載のトランジスタ構造体において、前記ゲートの両側に作成された側壁スペーサ構造体と、前記スペーサ構造体のおのおのの下に作成さ

層およびP形不純物添加エピタクシャル・シリコン層) を有するシリコン基板構造体の横断面図。

【図2】基板の上に2重不純物添加エピタクシャル・シ リコン層を作成する1つの方法を示した横断面図であっ て、Aは初期の段階の図、BはAの次の段階の図。

【図3】基板の上に2重不純物添加エピタクシャル・シ リコン層を作成するまた別の方法を示した横断面図であ って、Aは初期の段階の図、BはAの次の段階の図、C はBの次の段階の図、DはCの次の段階の図、EはDの 次の段階の図。

【図4】本発明に従って作成された部分的トランジスタ の横断面図。

【図5】使い捨て窒化物ゲート材料を用いた図4に示さ れたのと同様な部分的トランジスタの作成を示した横断 面図であって、Aは初期の段階の図、BはAの次の段階 の図、CはBの次の段階の図。

【図6】使い捨てポリシリコン・ゲート材料を用いた図 4に示されたのと同様な部分的トランジスタの作成を示 した横断面図であって、Aは初期の段階の図、BはAの 次の段階の図、CはBの次の段階の図、DはCの次の段 20 シャル・シリコン 階の図。

【図7】窒化物またはポリシリコンの使い捨て材料の除 去段階を示した横断面図であって、Aは初期の段階の 図、BはAの次の段階の図。

【図8】使い捨てポリシリコン・ゲートが除去された後*

*の第1構造体および永久的ゲート構造体を作成する方法 を示した横断面図であって、Aは初期の段階の図、Bは Aの次の段階の図、CはBの次の段階の図。

22

【図9】使い捨てポリシリコン・ゲートが除去された後 の第2構造体および永久的ゲート構造体を作成する方法 を示した横断面図であって、Aは初期の段階の図、Bは Aの次の段階の図。

【図10】使い捨てポリシリコン・ゲートが除去された 後の第3構造体および永久的ゲート構造体を作成する方 10 法を示した横断面図であって、Aは初期の段階の図、B はAの次の段階の図。

【図11】トランジスタの作成において盛り上がったソ ース/ドレイン層が用いられない場合の構造体および永 久的ゲート構造体を作成する方法を示した横断面図であ って、Aは初期の段階の図、BはAの次の段階の図、C はBの次の段階の図、DはCの次の段階の図。

【符号の説明】

35 不純物が添加されたシリコン基板

36、38 反対導電型の不純物が添加されたエピタク


52、72、92 ゲート

54、56 ソース/ドレイン


66、74 側壁スペーサ構造体

78層


【図1】




【図4】




【図2】





BEST AVAILABLE COPY



フロントページの続き

(72)発明者 スハイル ムルタザ アメリカ合衆国 テキサス州ダラス, ウォ ルナット ストリート 9944, アパートメ